Grundlagen der Si-Halbleitertechnologie


09 Dielektrika

Technische Universität München

School of Computation, Information and Technology

Professorship of Chip-Based Magnetic Sensor Technology

Prof. Dr.-Ing. habil. Markus Becherer



Der grundlegende Aufbau der VL + viele Folien entstanden nach einer Vorlage von Prof. W. Hansch, UniBW.

Übersicht

1 Überblick zum Einsatz von Isolatoren / Dielektrika

-> Funktion in Bauelementen
-> Materialeigenschaften

2 Thermische Oxide

-> Physikalische Vorgänge bei der thermischen Oxidation
-> Prozeßführung
-> Parameter der Oxidation (Naß-/Trockenoxidation,Temperatur, Druck, Oberflächenorientierung,...)
-> Effekte (Dotierstoffsegregation, OED, Geometrieeffekte)
-> Messtechnik für Oxide

3 Abscheideoxide

-> CVD-Oxide (Silan, TEOS, Plasma-Oxide) und Konformität
-> Dotierte Gläser (PSG, BPSG) zur Verbesserung der Planarisierung
-> Spin-on Gläser (Silikate, Siloxane) und Dotiergläser

4 Nitride

-> Eigenschaften und Herstellung
-> Anwendungen (LOCOS, ONO)

5 High-k Dielektrika, Low-k Isolatoren

-> Anwendung von high-k und low-k Materialien
-> Herstellung und Eigenschaften

Überblick zum Einsatz von Isolatoren / Dielektrika

Einsatz von Dielektrika / Isolatoren in der CMOS Technik

Zur Isolation:

lateral zwischen den Bauelementen (Feldoxid, LOCOS, trench)
vertikal zwischen Metallisierungsebenen (Isolation und **low-k** wichtig)

Als Kondensatordielektrikum (high-k)

im DRAM-Speicher
als MOSFET-Gate
als Kapazitäten in Analogschaltkreisen

Für Tunnelbarrieren (d<2nm)

im EEPROM

Als Maskierungsschicht

Schutz beim Ätzen
Fenster beim Dotieren, Schichtabscheiden

Als Abstandshalter (spacer)


Zur Passivierung (Schutz gegen Umweltangriffe)

Zur Glättung

→ Je nach Anwendung werden unterschiedliche Materialien mit unterschiedlichen Eigenschaften verwendet, hauptsächlich SiO_2, Si_3N_4, Gläser

Funktionen in Bauelementen

Beispiel: 4 Mbit-DRAM-Speicherzelle (SIEMENS)



PSG-Si_3N_4 (Passivierung)

TEOS-SiO_2 Isolierung der Al-Metallisierungsbahnen

BPSG Borphosphorsilikatglas (Glättung)

Gateoxid SiO2 (~4nm) -> ONO -> neue high-k Oxide

Bauelemen trennung

CVD-Oxid SiO2 als Abstandshalter (spacer)

SiO_2 – Kondensatordielektrikum ~ 15 nm
p

Materialeigenschaften

Eigenschaften von Isolierschichten

	Si	SiO_2	Si_3N_4	Al_2O_3	Polyimid
Gitterkonstante (A)	5,43	- - -	7,75	4,76	- - -
Dichte (g/cm^3)	2,32	2,65	3,44	2,40	1,41
spezifischer Widerstand (Ωcm)	- - -	$>10^{16}$	$10^6 - 10^{13}$	$>10^{16}$	$2 \cdot 10^{16}$
thermische Leitfähigkeit (W/cmK)	1,45	0,140	0,185	0,17	$1,6 \cdot 10^{-3}$
spezifische Wärme (10^6 cm^2/s^2K)	7	10	1,7	1,8	- - -
thermischer Ausdehnungs-koeffizient (10^{-6} K^{-1})	2,3	0,5	2,8	7	20
Schmelzpunkt (°C)	1420	1700	1900	2000	450
relative Dielektrizitätskonstante	12	3,9	7,5	9,0	3,5
Breite des verbotenen Bandes (eV)	1,1	8,9	5,1	8,7	- - -
Durchbruchfeldstärke (V/m)	$3 \cdot 10^7$	$6 \cdot 10^8$	$8 \cdot 10^8$	$5 \cdot 10^8$ - 10^9	$3 \cdot 10^8$

hohe Dielektrizitätszahl
→ wichtig als Kondensatordielektrikum (Speicher, Gate)

hohe Durchbruchfeldstärke, →
→ wichtig für Isolation

Vergl. Durchschlagfestigkeit Luft:
$3.3 \cdot 10^6$ V/m

Thermische Oxide

Thermische Oxidation – physikalische Vorgänge

Natürliches Oxid

Auf blanken Silizium-Oberflächen bildet sich innerhalb weniger Minuten aus der Umgebungsluft eine dünne SiO_x-Schicht (Passivierung) von bis zu 3 nm Dicke. Diese Schicht ist aber nicht stöchiometrisch SiO_2 und auch durch Umweltkontaminationen verunreinigt, ihre Eigenschaften sind für die Halbleiterelektronik viel zu schlecht.
→ Vor jedem Prozess (also auch der Oxidation) muß das natürliche Oxid entfernt werden (meist naßchemisch mit dem RCA-Clean)

Thermische Oxide

In der Halbleitertechnologie bedeutet „Thermische Oxidation“ die beschleunigte Oxidation von Silizium zur Erzeugung dickerer Schichten von SiO_2 durch Anwendung hoher Temperaturen (T > 800°C)


Trocken-Oxidation

$$Si + O_2 \longrightarrow SiO_2$$

Nass-Oxidation

$$Si + 2H_2O \longrightarrow SiO_2 + 2H_2$$

Thermische Oxidation – physikalische Vorgänge



Reine Si-Oberfläche

Allein die thermische Aktivierung sorgt für eine konstante Reaktion
→ lineares Wachstum mit der Zeit

Reaktionsbegrenztes
Wachstum (~20nm)

Bei hohen Temperaturen
> 600°C bildet sich sehr schnell eine ~ 20nm dünne Oxidschicht SiO_2.
Die dünne Schicht wird sehr schnell von O_2 oder H_2O durchdiffundiert.

Allein die thermische Aktivierung sorgt für eine konstante Reaktion
→ lineares Wachstum mit der Zeit

Diffusionsbegrenztes
Wachstum (d > 20nm)

Ab ~20nm SiO_2-Dicke begrenzt die Nachlieferung (Diffusion) das Wachstum.

Reaktanden müssen erst durch das Oxid diffundieren, Massentransport begrenzt
→ langsamer als proportional zu t

→ Die Oxidbildung findet an der unteren Grenzfläche zu Silizium statt.

→ Es findet eine Volumenexpansion statt, das Oxid wächst zu 45% seiner Dicke in das Silizium.

Thermische Oxidation – physikalische Vorgänge


Volumenexpansion … grobe Abschätzung


$$^{28}_{14}Si + ^{16}_{8}O_2 \longrightarrow ^{60}SiO_2$$

$$\frac{Masse(SiO_2) = 60}{Masse(Si) = 28} = 2.2$$


Aus einem Si-Quader wird ein 2.2x so großer SiO_2-Quader

2.2 = 1.3 x 1.3 x 1.3





„Freies“ SiO_2



zusätzliches Volumen
1.2 x 1 x 1 = 1.2
über der Oberfläche

+


Silizium-Volumen
1 x 1 x 1 = 1.0

= 2.2


→ „Eingesperrtes“ SiO_2 übt starken Druck auf das umgebende Si aus.

Thermische Oxidation – physikalische Vorgänge

Volumenexpansion: birds peak



Veranschaulichung der Volumenexpansion bei der Umwandlung von Si in SiO_2 bei einem „LOCOS“-Prozeß



SiO_2 ist amorph, obwohl es in einem einkristallinen Substrat wächst.


Am rechten Bildrand ist eine Nitridschicht auf dem Si aufgebracht gewesen. Diese Nitridschicht wirkt als Diffusionssperre für Sauerstoff-Atome, hier kann sich kein Oxid bilden.

Die ursprüngliche Si-Oberfläche ist als Strichlinie eingezeichnet. Man kann gut das Wachstum des Oxides in und aus dem Si heraus erkennen.

Durch Wechselwirkung der Sauerstoff-Atome mit den Stickstoff-Atomen am Ende der Nitridschicht bildet sich eine typische Oxidform:

→ der Vogelschnabel (**birds beak**)

Thermische Oxidation – physikalische Vorgänge



For stable process conditions:

$$F_1 = F_2$$

$$c_i = \frac{c_0}{1 + \frac{k_s \cdot d_{ox}}{D \cdot c_0}} \qquad F = \frac{c_0}{\frac{1}{k_s} + \frac{d_{ox}}{D}}$$

c_{SiO2} = Anzahl der SiO_2-Moleküle pro Einheitsvolumen ~ 10^{22} cm^{-3}

$$\frac{\text{Reaktion}}{\text{Bedarf}} = \frac{F_2}{c_{SiO2}} = \frac{\Delta d_{ox}}{\Delta t} \rightarrow d_{ox} = \frac{c_0 \cdot k_s}{c_{SiO2}} \cdot t$$

← linear in t

Wurzel t

$$\frac{\text{Lieferung}}{\text{Bedarf}} = \frac{F_2}{c_{SiO2}} = \frac{\frac{c_0}{c_{SiO2}}}{\frac{1}{k_s} + \frac{d_{ox}}{D}} = \frac{\Delta d_{ox}}{\Delta t} \rightarrow \int_0^t \rightarrow d_{ox} = \frac{D}{k_s} \cdot \left(\sqrt{1 - \frac{2c_0 \cdot k_s^2}{D \cdot c_{SiO2}} \cdot t + \ldots.} - 1 \right)$$

… aus einem alten Lehrbuch


1. An der Si-Oberfläche reagiert pro Zeiteinheit ein bestimmter Prozentsatz des gasförmigen O_2 (≙ T-abhängig) mit Si zu SiO_2

$$\frac{O_{reagiert}}{O_{ges}} \sim \exp\left(-\frac{\Delta E}{kT}\right)$$

$$\frac{d}{dt} d_{ox} \sim O_{reagiert} \sim \exp\left(-\frac{\Delta E}{kT}\right)$$

$$d_{ox} \sim C \cdot t \cdot \exp\left(-\frac{\Delta E}{kT}\right)$$ **reaktionsbegrenztes Oxidwachstum**

2.



Diffusionsrate des O_2 ~ grad 0_2 im SiO_2 = $\frac{p_{O2}}{d_{ox}} \sim \frac{d}{dt} d_{ox}$

$$\frac{d}{dt} d_{ox} \sim \frac{1}{d_{ox}} \qquad d_{ox}\, d_{dox} \sim dt$$

$$\frac{1}{2} d_{ox}^2 \sim t \qquad d_{ox} \sim \sqrt{t}$$ **Diffusionsbegrenztes Oxidwachstum**

Thermische Oxidation – Oxiddicke vs Zeit

Die Formel für die Näherung lautet: $t_{ox}^2 + A \cdot t_{ox} = B \cdot (t + \tau)$

t_{ox}: Oxiddicke

τ: Korrekturfaktor → nächste Folie

A,B: Fitting-Paramter


Für **dünne** Oxide kann die Formel auf $t_{ox} = \frac{B}{A}(t + \tau)$

reduziert werden.


Für **dicke** Oxide ergibt sich: $t_{ox} = \sqrt{B \cdot t}$

Bei der Herstellung dicker Schichten wird häufig eine zweistufige Oxidation verwendet. Hierbei nutzt man zu Beginn die Vorteile der trockenen Oxidation, um eine qualitativ hochwertige Grenzschicht zu erzeugen.

Danach wird auf feuchte Oxidation umgestellt, um schnelles Wachstum und dadurch kürzere Prozesszeiten zu erreichen.



Thermische Oxidation – Oxiddicke vs Zeit



Im parabolischen Fall wird B angegeben durch:

$$B = C_1 \cdot \exp\left(\frac{-E_1}{kT}\right) \qquad t_{ox} = \sqrt{B \cdot t}$$

Im linearen Fall wird B/A angegeben durch:

$$\frac{B}{A} = C_2 \cdot \exp\left(\frac{-E_2}{kT}\right) \qquad t_{ox} = \frac{B}{A}(t + \tau)$$

Trockene Oxidation:
(111)-Si

$C_1 = 7{,}72 \cdot 10^2\,\mu m^2/h \quad C_2 = 6{,}23 \cdot 10^6\,\mu m^2/h$

$E_1 = 1{,}23 eV \quad E_2 = 2{,}00 eV$

Feuchte Oxidation:
(111)-Si

$C_1 = 2{,}14 \cdot 10^2\,\mu m^2/h \quad C_2 = 8{,}95 \cdot 10^7\,\mu m^2/h$

$E_1 = 0{,}71 eV \quad E_2 = 2{,}00 eV$


Bei (100)- und (111)-Si sind alle Werte identisch, außer

$$C_2(100) = \frac{C_2(111)}{1.68}$$

Prozesstechnik

Für die thermische Oxidation sind hohe Temperaturen notwendig. Deswegen werden Oxidationen in Strahlungsöfen ausgeführt.

Ein Standard-Ofen besteht aus einem Quarzrohr mit mehreren, getrennten Heizwicklungen. Dadurch kann man in dem Ofen ein Temperaturprofil und insbesondere eine möglichst lange homogene Zone (**flat zone**) einstellen. Eine lange flat zone erlaubt die gleichzeitige Prozessierung von mehreren Wafer-Booten a 25 Wafern.
Für noch höheren Durchsatz werden meist Öfen mit mehreren Heizrohren (Mehrstocköfen) verwendet.




Im hier gezeigten Ofen wird zur Oxidation H_2O pyrogen in einem Knallgas-Brenner erzeugt.
Alternativ kann aus einem Behälter mit Reinstwasser über Durchleitung von Inertgas (N_2, Ar) ebenfalls H_2OMoleküle zugeführt werden.
Die hier gezeigte Zugabe von HCl führt zu einer Deaktivierung möglicher Na+-Ionen.


Thermische Oxidation - Parameter

Oxidationsgas, Temperatur und Oberflächenorientierung

Trockenoxidation mit O_2



Feuchtoxidation mit H_2O-Dampf



Größenordnung: bei 1h und 1000°C bilden sich etwa 50 nm hochwertiges Oxid


Die (111)-Oberfläche oxidiert schneller, a die (111)-Ebene dichter mit Atomen besetzt ist.

H_2O hat eine etwa 600 mal höhere Löslichkeit in SiO_2 als O_2. (H_2O-Molekül << O_2-Molekül) → **schnellere Oxidation**

Die blauen Strichgeraden zeigen die theoretische Steigung 1/2 (Dicke D ~ $t^{0.5}$),
Wie man sieht, ergibt sich durch Überlagerung mit dem linearen Reaktionsterm ein schnelleres Oxidwachstum.

Thermische Oxidation - Parameter

Druckoxidation im H_2O-Dampf




Unter Druck hat H_2O eine weiter erhöhte Löslichkeit
→ Temparaturabsenkung oder Zeitreduzierung bei gleicher Oxiddicke

Beispiel: nass, 900°C bei 1 at -> 200nm ,
→ bei 5 at kann bei 800°C die gleiche Dicke in der gleichen Zeit erreicht werden

→ 1 at Druckerhöhung ergibt Temperatursenkung ~(20-25)°C

Dotierung



Erhöhte Oxidationsraten bei hohen Dotierungen


Beispiel: trocken + P, 10h, 800°C -> ~80nm


trocken, 10h, 800°C -> ~30nm (siehe vorige Folie)

Durch extrem hohe Dotierungen wird das Si-Gitter gestört und Leerstellen erzeugt. Dadurch kann leichter SiO_2 gebildet werden.

Thermische Oxidation - Effekte

Dotierstoffsegregation





Die Löslichkeit von 3-wertigen Atomen (=p-Dotierung) ist in SiO_2 deutlich höher als in Silizium.

Bei der Oxidation diffundieren p-Dotierstoffe aus dem Silizium in das Oxid, im Silizium findet zur Grenzfläche hin eine Abreicherung des p-Dotierstoffes statt.

Die Löslichkeit von 5-wertigen Atomen (=n-Dotierung) ist in SiO_2 deutlich geringer als in Silizium.


Bei der Oxidation schiebt das Oxid die n-Dotierstoffe vor sich her. Im Silizium findet zur Grenzfläche hin eine Anreicherung des n-Dotierstoffes statt.


Dieser Effekt erzeugt eine Verschiebung der Einsatzspannung von MOSFETs

Der Einbau von p-Ladungen im Gate-Oxid erzeugt eine zusätzliche Verschiebung der Einsatzspannung

Thermische Oxidation - Effekte

Oxidladungen





In der Anfangszeit der MOSFET-Herstellung (ab 1960) stellten ungewollt eingebaute Ladungen im Gateoxid das größte Problem dar.

Die Ofenrohre bestehen aus Quarzglas (SiO_2), in welches sich gerne positive Ionen (Na^+, Mg^{2+}, B^+,..) einlagern (hohe Löslichkeit!). Bei den hohen Prozeßtemperaturen (T > 1000°C) diffundieren diese Elemente aus dem Ofenrohr aus und bauen sich in die Oxidschicht ein.

In der Industrie stellen Oxidladungen heute kein Problem mehr da.

Zur Kompensation der positiven Oxidladungen wurde/wird bei der Oxidation Salzsäuredampf HCl zugegeben. Im Oxid bilden sich ladungsneutrale, zeitlich stabile und nichtwandernde Salzmoleküle (z.B. NaCl).

→ Die Oxidqualität ist verbessert.

Die Zugabe von HCl (im Prozentbereich) erhöht die Oxidationsraten .

Thermische Oxidation - Effekte


Oxidation Enhanced Diffusion (OED)

Erklärung:


Durch die Volumenvergrößerung bei der Bildung von SiO_2 aus Si versucht SiO_2 „freies“ Volumen zu schaffen.

Den Druck auf das Siliziumgitter versucht das Silizium durch Bildung von Leerstellen (vacancies) und Zwischengitterplätzen (interstitials) zu verringern.

Die Diffusion von Dotierstoffen wird durch die erhöhte Anzahl von (diffundierenden) Leerstellen/Zwischengitterplätzen erhöht.




Druck auf Silizium



Erzeugung von vacancies/interstitials an der SiO2/Si-Grenzfläche.


Mitnahme der Dotieratome.



Simulation von OED in einem LOCOS-Prozeß

Thermische Oxidation - Effekte


Thermische Verspannungen




SiO_2 hat gegenüber Si einen kleineren Ausdehnungskoeffizienten.

Beim Abkühlen von der Wachstumstemperatur (~1000°C) auf Raumtemperatur gerät Si unter Zug. Hierbei werden im Si Punktdefekte (Leerstellen) und Versetzungen erzeugt.

Oxidation induces Stacking Faults (OSF)





An Versetzungen kann Si Stapelfehler bilden. Die Größe der Stapelfehler ist temperaturabhängig, am besten sind niedrige Temperaturen. Bei T > 1200°C beginnt sich Si plastisch zu verformen.

→ Die Bildung von Stapelfehlern war historisch bei dicken Isolations-Oxiden (>1 µm) ein Problem

Messtechnik für Isolatoren/Dielektrika


Schichtdickenbestimmung mit Interferenzmessung

Ein einfallender Lichtstrahl wird an der Oberfläche des Oxids und an der Grenzfläche zum Silizium reflektiert.

Die Summe der beiden Wellen ergibt Auslöschungen und Verstärkungen der Welle (Interferenz).

a einfallender Strahl

b_1 ,b_2 reflektierte Strahlen



Die konstruktive Interferenz erfolgt bei einem Gangunterschied der reflektierten Strahlen von

$$2\,n \cdot d/\cos\beta = m \cdot \lambda$$

(n = Brechungsindex der SiO_2-Schicht, λ = Wellenlänge des Lichtes, m = 1,2,3 ...).


Farbeindruck unter senkrechter Beobachtung

[µm]		Färbung
0.05		Tan
0.075		Brown
0.100		Dark violet to red violet
0.125		Royal blue
0.150		Light blue to metallic blue
0.175	I	Metallic to very light yellow- green
0.200		Light gold or Yellow – slightly metallic
0.225		Gold with slight yellow orange
0.250		Orange to melon
0.275		Red – violet
0.300		Blue to violet-blue
0.310		Blue
0.325		Blue to blue-green
0.345		Light green
0.350		Green to yellow – green
0.365	II	Yellow – green
0.375		Green – yellow
0.390		Yellow
0.412		.....

Für detaillierte Rechnung:
http://www.raacke.de/index.html?airy.html

Abscheideoxide

Abscheideoxide



Deposited oxides are used in BEOL-processes

- after metal deposition only low temperature oxides LTO (T < 500°C) are allowed

-> LTO -> reaction-limited -> non-conformal
- SiH_4 (APCVD, LPCVD)
- Plasma SiH_4, TEOS (~300°C)
- Ozone with SiH_4/TEOS (~400°C, no plasma damage)

- first oxide usually a high temperature oxide for planarization (BPSG: TEOS, 800°C, ~20nm/min)
-> devices still withstand high temperatures

Criteria:


* deposition temperature
* conformity
* quality
* deposition rates (=costs)
* CMP rates (=costs)

→ All oxides are deposited by CVD processes

→ The electrical quality of deposited oxides is reduced with decreasing deposition temperature

Abscheideoxide

Abscheideverfahren CVD (Chemical Vapor Deposition)




Gasförmige Ausgangsstoffe, z.B.:

$$SiH_4 + 2O_2 \xrightarrow{400°C} SiO_2 + 2H_2O$$

zersetzen sich bei hohen Temperaturen auf jedem Wafermaterial und bilden die gewünschte Isolatorschicht.

Gute Isolatorqualität kann durch Schichten mit Mindestdicke erreicht werden.

Abscheideverfahren Sputtern (Kathodenzerstäubung)




Das gewünschte Targetmaterial, z.B.

SiO_2

wird durch Ionenbeschuß aus dem Plasma abgetragen (Sputtern) und schlägt sich auf jedem Wafermaterial nieder.

Die Isolatorqualität ist sehr schlecht,der Prozess wird nicht eingesetzt.

Abscheideverfahren Spin-on



Flüssigkeiten aus gelösten Silikaten, z.B.:

$$Si(OH)_4 \xrightarrow{T>800°C} SiO_2 + 2H_2O$$

werden auf jedes Wafermaterial aufgetropft, flachgeschleudert (spin-on) und getrocknet.

Die Isolatorqualität ist sehr schlecht, die einebnende Schicht muss mit einem CVD-Isolator isoliert werden.


CVD-Oxide: Beispiele für Hochtemperaturprozesse

Abgeschiedene Oxide können auf jedem Material ohne Materialverbrauch aufgebracht werden.
Gewünscht ist zusätzlich Konformität. Dies ist am besten mit CVD-Verfahren zu erreichen

High Temperature Oxidation (HTO, T > 800°C)

$$SiH_2Cl_2 + 2N_2O \xrightarrow{900°C} SiO_2 + 2HCl + 2N_2$$

APCVD, LPCVD



- hohe Temperatur
+ gute Oxidqualität
+ konforme Kantenbedeckung (wegen hoher Temperatur Abscheidung im diffusionsbegrenzten Bereich)
Einsatz: in DRAMs with stacked capacitor cells, between poly-line levels

Mittlere Temperatur [~700°C):

$$Si(C_2H_5O)_4 + 12O_2 \xrightarrow{730°C} SiO_2 + 8CO_2 + 10H_2O$$

TEOS, Tetraethylorthosilikat, Flüssigkeit siedet bei 167°C

$$Si(C_2H_5O)_4 + O_2 + P(CH_3O)_3 \xrightarrow{730°C} SiO_2 + P_2O_5 + CO_2 + H_2O$$

auch als Phosphorsilikatglas PSG
oder BorPhosphorsilikatglas BPSG
(zur Planarisation)

LPCVD bei 0.5mbar,
!Partikel bei p>1mbar oder p<0.2mbar

+ gute Oxidqualität
+ elektrisch stabil (auch als PSG, BPSG)
- Einbau von C, mittlere Kantenbedeckung
Einsatz: hard masks, collar, first isolation after device fabrication + planarization

CVD-Oxide: Beispiele für Niedertemperatur-Prozesse

Low Temperature Oxidation (LTO)

APCVD: Vorteil: hohe Wachstumsrate R < 100 nm / min,
Nachteil: schlechte Kantenbedeckung

LPCVD: Nachteil: kleine Wachstumsrate R < 10 nm / min,
Vorteil: bessere Kantenbedeckung

$$SiH_4 + 2O_2 \xrightarrow{400°C} SiO_2 + 2H_2O$$

Silan-Pyrolyse

\+ niedrige Temperatur
\- porös, gering elektrisch belastbar
\- erzeugt Si-Partikel im Gasstrom
Einsatz: selten

Plasma Enhanced Oxidation (PEO)

TEOS or SiH_4 + Plasma

$$SiH_4 + 4N_2O \xrightarrow{350°C} SiO_2 + 2H_2O + 4N_2$$

low temperature, medium oxide quality, non-conformal, particles
used: nearly all ILD-layers, when gate/gate contacts are protected

Ozone Enhanced Oxidation (OEO)

TEOS or SiH_4 (+BPSG) + O_3

$$Si(C_2H_5O)_4 + 8O_3 \xrightarrow{400°C} SiO_2 + 8CO_2 + 10H_2O$$

low temperature, medium oxide quality, non-conformal,
used: if plasma is not allowed (open gates), hard masks, spacer, ILD

→ Niedertemperaturoxide weisen ein lockeres Gefüge auf, das nur durch hohe Temperaturen wieder verdichtet werden kann.

→ Niedertemperaturoxide werden als Kompromiss zwischen niederen Temperaturen und schlechterer Isolationsqualität zwischen Metallisierungsebenen eingesetzt.

CVD-Oxide: Konformität

The balance between diffusion and reaction determines the step coverage

$$D \propto \frac{T^{3/2}}{p}$$

diffusion >> reaction
-> low pressure (LPCVD)
-> low temperature

reaction limited


gas atoms everywhere, reactions deposit equal on every surface

$$k_r \propto \exp\left[-\frac{Q}{k_B T}\right]$$

diffusion << reaction
-> high pressure (APCVD)
-> high temperature or
low temperature + plasma activation


diffusion limited

reaction waiting for delivered atoms, favourable and non-favourable positions




conformal

LPCVD



flat
(HDPCVD)




planar
(SOG)



shadowing
(APCVD, PECVD)

CVD-Oxide: Konformität

Das frühere Dilemma (bis etwa 250nm Technologie), dass in den Metallisierungsebenen nur Niedertemperaturoxide und damit nichtkonforme Abscheidung eingesetzt werden konnte, ist durch zwei Techniken gelöst worden:




1. Vertikales Ätzen (RIE) + CMP + Kupfer-Damascene

   statt zuerst die Leiterbahn zu strukturieren und dann dazwischen die Isolation einzufüllen, wird in modernen Technologien:
   zuerst das Isolationsoxid abgeschieden,
   mit Chemical-Mechanical-Polishing (CMP) glattpoliert,
   mit Reaktivem Ionen Ätzen (RIE) vertikal die Struktur für die Metallisierung geöffnet,
   mit Electroplating (Galvanisieren) eine Kupfer-Metallisierung eingefüllt
   und wieder mit CMP glattgeschliffen

2. High Density Plasma CVD (HDPCVD)

   Durch Entwicklung neuer Reaktortypen kann gleichzeitig nichtkonform abgeschieden und nichtkonform geätzt werden. Dadurch ist eine gute konforme Füllung möglich.



Abscheideoxide: Dotierte Gläser


Zur Erhöhung der Konformität und weiteren Temperaturabsenkung bei der Oxidabscheidung macht man sich den Effekt zunutze, daß in allen Materialsystemen die Schmelztemperatur durch Zugabe anderer Elemente gesenkt werden kann.

Da Metalle wegen ihres hohen Diffusionskoeffizienten als Zusatzkomponente nicht in Frage kommen, eignen sich Dotierstoffe wie P, As, B deutlich besser.

Phosphorsilikatglas PSG

Historisch wurde die Schmelzpunkterniedrigung bei der Zugabe von Phosphor in Gateoxide entdeckt, da Phosphor die stets anwesenden positiven Oxidladungen fixieren konnte und so die Oxidschichten langlebiger und zuverlässiger machte.

Phosphor gettert Alkalimetalle und verhindert dadurch die Drift (Beweglichkeit) und **erhöht die Lebenszeit** von Bauelementen



Herstellung:

$$SiH_4 + 10O_2 + 4PH_3 \xrightarrow{450°C} SiO_2 + 2P_2O_5 + 8H_2O$$

mit CVD

Abscheideoxide: Spin-on Gläser (SOG)

Spin-on Gläser sind flüssige Lösungen von Si-O haltigen Molekülen, die durch Erwärmen in ein SiO_2-Gefüge überführt werden.

- Reine, einphasige Flüssigkeiten (Lösung, solution)
- Sol (Suspension = Kolloide + Flüssigkeit)

Die Flüssigkeiten (~1ml) werden bei Raumtemperatur auf den Siliziumwafer gebracht.

- Tropfen/sprayen + rotieren (spinning) bei ~5000rpm → **spin-on Glas**

Die Flüssigkeit fließt leicht in Vertiefungen und verteilt sich annähernd homogen

- Gegenüber CVD-Gläsern eine bessere Planarisierung und bei Raumtemperatur

Die Umwandlung der Flüssigkeit in ein festes SiO_2-Gefüge beginnt ab 250°C und ist je nach Komponenten erst bei 900°C ideal

- wegen hohem Verdunstungsanteil hohe Schrumpfung
  -> Neigung zu Rissbildung -> nur dünne Schichten 50-500 nm möglich -> Mehrlagen-Planarisierung
- bei Temperaturen $T \leq 450°C$ (wegen Metallbahnen) keine ideale Umwandlung
  -> unzuverlässige Eigenschaften (vor allem Dielektrizitätszahl gegen H_20) -> Mehrlagen-Schutz

→ Durch Zugabe von Dotierstoffen werden SOGs auch als Dotierquellen benutzt

Eigenschaften von Spin-on Gläsern

Spin-on Gläser werden aus Silikaten, Siloxanen oder sauerstoffreien, organischen Molekülen hergestellt.

Der Vorteil von Spin-on Gläsern liegt darin, dass diese grundsätzlich bei Raumtemperatur als Flüssigkeit aufgebracht werden können und gut Vertiefungen auffüllen. Der Nachteil besteht darin, dass für gute elektrische Qualität hinterher doch hohe Temperaturen notwendig sind

1) Silikate: Silikat-basierende SOGs werden durch H_2O-Verdampfung bei Erwärmung nach folgender Grundreaktion hergestellt:


$$Si(OH)_4 \xrightarrow{Erwärmung,\ idealT>800°C} SiO_2 + 2H_2O$$



SiO_2 ist nicht feuchteempfindlich, sehr stabil (selbst im O_2-Plasma)




wegen hohem Massenverlust tritt eine große Einschrumpfung mit hohen mechanischen Belastungen auf -> Rissbildung



Prinzipielle Molekularstruktur von SOG

Die Umwandlung ist nur bei hohen Temperaturen T > 800°C ideal.
Bei der Verwendung als Planarisierung von Metallisierungen (Al, Cu) dürfen nur T < 450 °C verwendet werden. Im SiO_2 bleiben -Si-OH Gruppen (Silanol) übrig, welche die Eigenschaften (z.B. Dielektrizitätszahl) schwer reproduzierbar verändern.



Wegen den guten Fließeigenschaften der Flüssigkeit ist die Bedeckung der Metallbahnen zu dünn um als alleiniges IMD (Inter Metal Dielectric) zu fungieren. Daher wird das SOG mit einem zusätzlichen PECVD-Oxid bedeckt (bei T < 450°C)

Nitride

Eigenschaften von Siliziumnitrid

Eigenschaften von Isolierschichten

	Si	SiO_2	Si_3N_4	Al_2O_3	Polyimid
Gitterkonstante (A)	5,43	- - -	7,75	4,76	- - -
Dichte (g/cm^3)	2,32	2,65	3,44	2,40	1,41
spezifischer Widerstand (Ωcm)	- - -	$>10^{16}$	$10^{6} - 10^{13}$	$>10^{16}$	$2 \cdot 10^{16}$
thermische Leitfähigkeit (W/cmK)	1,45	0,140	0,185	0,17	$1,6 \cdot 10^{-3}$
spezifische Wärme (10^6 cm^2/s^2K)	7	10	1,7	1,8	- - -
thermischer Ausdehnungs-koeffizient (10^{-6} K^{-1})	2,3	0,5	2,8	7	20
Schmelzpunkt (°C)	1420	1700	1900	2000	450
relative Dielektrizitätskonstante	12	3,9	7,5	9,0	3,5
Breite des verbotenen Bandes (eV)	1,1	8,9	5,1	8,7	- - -
Durchbruchfeldstärke (V/m)	$3 \cdot 10^7$	$6 \cdot 10^8$	$8 \cdot 10^8$	$5 \cdot 10^8 - 10^9$	$3 \cdot 10^8$


Eigenschaften von Siliziumnitrid

Siliziumnitrid Si_3N_4 ist sehr dicht und wird daher als Diffusionssperre für alle Materialien angewendet. Aufgrund seiner im Vergleich zu SiO_2 doppelt so hohen Dielektrizitätskonstanten (ε =7.8) ist Si_3N_4 auch als Kondensatordielektrikum interessant.

Eigenschaften:
- Chemische Zusammensetzung: Si_3N_4
- Bei Raumtemperatur ein Isolator

Vorteile:
- Dielektrische Konstante von ca. 7 (fast doppelt so groß wie die des Oxids)
- Hohe Durchbruchfeldstärke
- Gute Diffusionsbarriere (geeignet als Passivierung und für LOCOS)
- Hohe mechanische Stabilität
- Hohe Selektivität zur SiO_2-Ätze

Nachteile:
- Hohe Oberflächen-Zustandsdichte
- Hoher mechanischer Stress (Zugstress auf Si, Schubstress auf SiO_2)
- Für gute Haftung auf Si oder Al wird ein Haftvermittler benötigt → Zusatzschicht



Thermische Nitride

Aufgrund der geringen Diffusion lassen sich thermische Nitridschichten nur sehr dünn (d < 3 nm) und nur bei extrem hohen Temperaturen (T> 1200°C) herstellen:

$$3Si + 4NH_3 \xrightarrow{1200°C,1bar} Si_3N_4 + 6H_2$$

CVD-Abscheidung:

Schon bei niedrigeren Temperaturen kann Silizium-Nitrid aus Di-Chlor-Silan abgeschieden werden

$$3SiH_2Cl_2 + 7NH_3 \xrightarrow{750°C} Si_3N_4 + 3HCl + 6H_2 + 3NH_4Cl$$

LPCVD mit Ammoniak NH_3

SiH_4, SiH_2Cl_2, $SiCl_4$ + NH_3

Man erhält gute elektrische Eigenschaften und eine gute Konformität.
Einsatz als Ätz-Stopp, Diffusionsbarriere (LOCOS) und als Spacer-Material.

PECVD

$$3SiH_4 + 4NH_3 \xrightarrow{300°C,Plasma,3mbar} Si_xN_yH + 12H_2$$

!! keine Diffusionssperre für H_2
(= schlechte Passivierung)

NH_3, N_2

Nitridierung im Plasma zur Absenkung der Temperatur führt zu einem lockeren Gefüge und einem Verlust der Diffusionssperre.


Variable Stöchiometrie -> Einstellung von Zug/Druckspannung
Back-end-of-line (BEOL) als selektiver Ätzstop, Diffusionsbarriere, Passivierung

Anwendung von Siliziumnitrid

Other concepts: Induce strain from surroundings, not from substrate

n-MOSFET


* introduce tensile strain in the channel



INTEL CMOS:
65 nm node
L = 35 nm
tox (SiON) = 1.2nm
FUSI: NiSi

p-MOSFET

* introduce compressive strain in the channel



tensile strain introduced by:

* 4 layers of nitride + $NiSi_2$ - S/D

nitride: strain can be adjusted by process

NiSi: volume reduction during formation

compressive strain introduced by:

* SiGe

Ge: larger atom than Si + advantage of higher doping

INTEL: IEDM 2005


Anwendung von Siliziumnitrid


Oxidationssperre -> Local Oxidation of Silicon (LOCOS)

Benachbarte Transistoren müssen voneinander isoliert werden.
Ideal ist dickes SiO_2 (2µm). Elegante Maskierung mit Nitrid.


Herstellung:

Wachstum eines dünnen Oxides (~50nm) zur Verringerung der Verspannungen zwischen Si und Si3N4
CVD-Abscheidung 30-50nm Si3N4
Photostrukturierung und Implantation der Felddotierung
Naßoxidation d~2µm des Feldoxides (FOX)
-> H2O erzeugt unter Nitrid reaktives NH3* neu,
NH3* wandert und nitriert an der Dünnstelle das Oxid, das noch dünner wird
-> white-ribbon Effekt (helle Stelle im Elektronenmikroskop)
Abätzung des Oxinitrides -> **Birds-peak**
Nachoxidation oder gate-Oxidation





Quelle: Kooi, 1991



Der LOCOS-Prozeß wird ab der 250nm Generation nicht mehr verwendet, da er zuviel Platz verschwendet, stattdessen wird eine Trench Isolation mit Oxidauffüllung verwendet.

Anwendung von Siliziumnitrid

Nitridierung von Oxiden

Nitridierung von Oxiden:

Im NH_3-Plasma kann SiO_2 in Si_3N_4 umgewandelt oder mit Stickstoff N angereichert werden.

Reoxidation von Nitriden:

Die Nitridschicht wiederum läßt sich oberflächlich nochmal oxidieren (d < 10nm).
Solche Doppel- oder Dreifachschichten (**ONO**) erhöhen die effektive Dielektrizitätskonstante (im Kondensator) und die Durchbruchsfestigkeit (in der Isolation) und die Diffusionsfestigkeit. Ein Problem sind aber Grenzflächenladungen (traps).

Anwendung: ONO-Layer = (Oxid-Nitrid-Oxid) Dreifachschicht

- Die Nitridschicht erhöht die Dielektrititätszahl, die Durchbruchfestigkeit und die Diffusionsfestigkeit.
- Die umgebende Oxidschicht ermöglicht eine leichte Applikation auf Silizium, bzw. eine Beschichtung mit Aluminium. Der **Schubstress** des Oxids kann durch den **Zugstress** des Nitrids bei geschickter Prozessierung aufgehoben werden (entspannte Schichten).

Prozessschritte zur Herstellung des ONO-Layers

- Oxidieren einer SiO_2 Schicht
- Nitridierung der Oxidschicht
- Reoxidation des Nitrids

Neue Dielektrika: High-k und low-k

Neue Dielektrika: High-k und low-k

SiO_2 ist aufgrund seiner Eigenschaften:

Bandlücke	8,9 eV
spezifischer Widerstand	> 10^{16} Ωcm
Durchbruchfeldstärke	14 MV/cm -> 1,4V/nm

ein hervorragender Isolator

Dielektrizitätskonstante	3,9
Grenzflächenzustandsdichte zu Silizium	< 10^{8} $eV^{-1}cm^{-2}$

ein gutes Kondensatordielektrikum und bis zum 45nm-Technologieknoten das alleinige! Gatedielektrikum im MOSFET

Schmelztemperatur	1700 °C
Gefüge	immer amorph
Reaktionsfreudigkeit	sehr stabil

sehr gut verträglich mit Si und anderen Materialien,
sehr gut verträglich mit der Gesamtprozeßführung

Aufgrund dieser Eigenschaften ist seit der Erfindung der Planartechnologie (~1960) Siliziumdioxid SiO_2 das Standardmaterial für Isolierungen (zwischen Bauelementen und Leiterbahnen) und als Kondensatordielektrikum (im MOSFET als Gatedielektrikum, im DRAM als Speicherkondensator, in Flash-/EEPROMs als Gate- und Speicherdielektrikum).

In Kondensatoren sollte ein Dielektrikum idealerweise aber eine möglichst hohe Dielektrizitätszahl ε (englisch: high-k) aufweisen, dies ergibt eine **hohe Kapazität** bei kleiner Fläche.


In Isolierungen sollte ein Dielektrikum aber eine möglichst geringe Dielektrizitätszahl ε (englisch: low-k) aufweisen, dies ergibt **kleine parasitäre RC-Zeiten** für die Signalausbreitung.

Grundlagen Dielektrizitätszahl

$$C = \varepsilon \cdot \varepsilon_0 \cdot \frac{A}{d}$$

Frequenzabhängigkeit:

Je nach bewegter Masse kann die Ausrichtung/Erzeugung der Dipole der Frequenz des äußeren, elektrischen Feldes folgen:



I: Orientierungspolarisation → im statischen Feld < 10 GHz können Dipole ausgerichtet werden.


II: Ionenpolarisation → ab 10 GHz können die Drehungen nicht mehr dem Feld folgen, aber bis etwa 10^{12} Hz die Ionenpolarisation


III: Elektronenpolarisation → ab etwa 10^{15} Hz können dann auch die Elektronen nicht mehr dem Feld folgen


In der Halbleitertechnologie werden neue Dielektrika nach ihrem Wert im Vergleich zum Standardmaterial SiO_2 (k= 3.9) als low-k oder high-k bezeichnet:

ε =1 kleinstmöglicher Wert	Beispiele für low-k (25°C, 10^6 Hz) Teflon: 2.1	SiO_2 ε = 3.9	Beispiele für high-k (25°C, 10^6 Hz) Al_2O_3: 8-9 (je nach Kristallorientierung) $MgTiO_3$: 20 $BaTiO_3$: 1000 - 2000 $Ba(TiZr)O_3$: 10´000 .....

High-k: Anforderungen an Gate Dielektrika







Gate Leakage Current Density Versus Gate Voltage for Various Oxide Thicknesses

[From S. Y. Lo et al., *IEEE EDL*, **18**, pp. 209-211 (1997).]

Gate leakage steigt um eine Größenordnung, wenn T_{OX} um 30% reduziert wird

Im Nanometerbereich: Gate leakage steigt um zwei Größenordnungen, wenn T_{OX} um eine Atomlage reduziert wird

High-k: Anforderungen an Gate Dielektrika

But we can avoid tunneling if we use thicker Gate dielectrics with higher dielectric constant

If we increase thickness d_{ox} by a factor of 5 (1nm -> 5nm) no tunneling occurs.
If we increase at the same time dielectric constant of a factor 5 (3.9 -> 20) the Gate Capacitance remains the same

$$C_{Gate} = \frac{\varepsilon_0 \cdot \varepsilon \cdot A}{d_{Ox}}$$

$$EOT = t_{eq} = t_{high-k} \frac{\varepsilon_{SiO_2}}{\varepsilon_{high-k}}$$

Aber neben der höheren Dielektrizitätszahl müssen geeignete Materialien noch eine Vielzahl anderer Anforderungen erfüllen:

ε_r = 12 – 20 optimaler Bereich

t_{eq} < 20 Å

ΔE_c > 1 eV hohe Barriere

E_g möglichst groß

physikalische Dicke > 35–50 Å

E_{Br} > 5 MV/cm

Leckstrom @ U_g = 1 V:

- J < 10^2 A/cm^2 für high-performance-Prozessoren
- J < 10^{-3} A/cm^2 für low-power-Applikationen
- 3 Größenordnungen niedriger als SiO_2 bei gleicher EOT

ΔU_{FB}: keine Daten bisher!

ΔU_T < 100mV für sub-250 µm

amorphes Gefüge

möglichst geringe Rauhigkeit

D_{it} » 10^{10} – 10^{11} eV^{-1}cm^{-2}

thermodynamisch stabil auf Silizium bis 1000°C

kompatibel zu poly-Si-gate und metal-gate

10 Jahre Lebensdauer (Extrapolieren aus Stressmessungen)

CMOS-Prozesskompatibilität

Material Screening

High-k: Anforderungen an Gate Dielektrika

In den Jahren ab 2000 wurden u.a. folgende Kandidaten untersucht:

Material	Dielektrizitätszahl	aber:
Al_2O_3	7.2 - 11	ε_r kann nur 1-2 Generationen überbrücken!
Gd_2O_3	14	E_{Br} zu niedrig; D_{it} zu hoch
HfO_2	22 - 40	thermisch instabil auf Silizium
La_2O_3	27 - 30	interfacial layer auf Silizium; absorbiert stark Wasser
Pr_2O_3	31 ± 3	thermisch instabil auf Silizium, polykristallin
Ta_2O_5	25 - 28	$\Delta E_c < 1.0$ eV; interfacial layer auf Silizium;
TiO_2	6 - 110	polykristallin; nicht stabil auf Si; D_{it} zu hoch
Y_2O_3	12 - 18	polykristallin; E_{Br} zu niedrig; D_{it} zu hoch;
ZrO_2	14 - 25	thermisch instabil; $\Delta E_c < 1.0$ eV;
Zr-Al-Si-O	≈ 20	Leckstrom zu hoch
Hf_4SiO_{10}	11 – 20	poly-Si-gate inkompatibel
Ta-Al-O	15 - 62	thermisch instabil ab 100°C
$ZrSiO_4$	≈ 12	D_{it} zu hoch; nicht zu allen Gatematerialien kompatibel

➔ Es wurde bis heute noch **kein ideales** High-k-Material gefunden, aber siehe INTEL, ein **technisch brauchbares** → nächste Folie.

High-k: Anforderungen an Gate Dielektrika

In early 2007, Intel announced the deployment of hafnium-based high-k dielectrics in conjunction with a metallic gate for components built on 45 nanometer technologies, expected to ship in 2007. At the same time, IBM announced plans to transition to high-k materials, also hafnium-based, for some products in 2008. While not identified, it is most likely the dielectrics used by these companies are some form of HfSiON. HfO2 and HfSiO are susceptible to crystallization during dopant activation annealing. NEC Electronics has also announced the use of a HfSiON dielectric in their 55 nm *UltimateLowPower* technology. However, HfSiON is susceptible to trap-related leakage currents, which tend to increase with stress over device lifetime.The higher the hafnium concentration, the more severe the issue. However, there is no absolute guarantee that hafnium will be the basis of future high-k dielectrics. The 2006 ITRS roadmap predicts the implementation of high-k materials to be commonplace in the industry by 2010.

Feldkirchen, 29. Januar 2007 –
Intel gab heute den größten Durchbruch im Transistordesign in den letzten 40 Jahren bekannt. So nutzt das Unternehmen vollkommen neue Materialien für den Aufbau der Isolierschichten und der für die Schaltvorgänge zuständigen Gates in ihren 45-Nanometer (nm) Transistoren. Hunderte von Millionen dieser mikroskopisch kleinen Transistoren werden in der nächsten Generation der Intel® Core™2 Duo, Intel Core 2 Quad und Xeon® Multi-Core-Prozessoren arbeiten. Über fünf lauffähige Vorversionen von Produkten verfügt Intel bereits - die ersten von insgesamt fünfzehn geplanten 45-nm-Prozessoren.

Intels Rezept für die 45-nm-Prozesstechnologie: high-k + Metall-Gate
Seit über 40 Jahren wurde bei der Fertigung des Gate-Dielektrikums von Transistoren Siliziumdioxid verwendet. Um bei der ständigen Leistungssteigerung bei Transistoren mitzuhalten, verringerte man seine Schichtstärke immer weiter. Bei der bisherigen 65-nm-Prozesstechnik ist das Gate-Dielektrikum aus Siliziumdioxid nur 1,2 nm stark, was etwa fünf Atomlagen entspricht. Allerdings nehmen bei dieser geringen Stärke die elektrischen Leckströme durch das Gate-Dielektrikum zu, was zu unnötigem Stromverbrauch und unerwünschter Wärmeentwicklung führt. **Bei Intel kommt deshalb bei der 45-nm-Prozesstechnologie ein dickeres, auf Hafnium basierendes high-k Material im Gate-Dielektrikum zum Einsatz.** Dies reduziert die Leckströme im Vergleich zu Siliziumdioxid auf weniger als ein Zehntel.

Weil das high-k Gate-Dielektrikum nicht mit der derzeitigen Gate-Elektrode aus Silizium kompatibel ist, besteht die zweite Zutat in Intels Materialrezept für 45-nm-Tansistoren aus einer neuen Kombination unterschiedlicher metallischer Materialien. **Die Kombination aus high-k Gate-Dielektrikum und Metall-Gate für Intels 45-nm-Fertigungsprozess erlaubt bis zu 20% höhere Ströme zu schalten** beziehungsweise erhöht die Geschwindigkeit des Transistors. Im Umkehrschluss bedeutet es eine Reduzierung der Source-Drain-Leckströme um den Faktor Fünf, das führt zu einer verbesserten Energieeffizienz des Transistors.

Intels 45-nm-Fertigungsprozess erhöht gegenüber der vorangehenden Generation auch die Transistordichte um etwa das Doppelte, so dass sich die Gesamtzahl der Transistoren pro Chip erhöhen oder die Größe der Prozessoren verringern lässt. Die 45-nm-Transistoren sind kleiner als die der vorangehenden Generation, weshalb sie zum Ein- und Ausschalten weniger Energie benötigen und den aktiven Schaltstrom um rund 30% senken. Des Weiteren **wird Intel Kupferleitungen mit einem low-k Dielektrikum für seine 45-nm-Interconnects** verwenden, um eine höhere Performance und geringeren Stromverbrauch zu erzielen.


Jetzt: low-k

Low-k: Anforderungen an Isolatoren

Durch die Strukturverkleinerung in zukünftigen Bauelementen steigt der Widerstand der Leiterbahnen und durch das Näherrücken der Leiterbahnen nehmen die parasitären Kapazitäten zu. Beides führt zu einem Anwachsen der Schaltzeiten, obwohl der Einzeltransistor immer schneller wird.

der Leitungswiderstand: $R = \rho \cdot \frac{L}{T \cdot W}$ (meist läßt sich technologisch nur ein Aspektverhältnis T:W = 2:1 gut füllen)

$R = \rho \cdot \frac{L}{2W \cdot W}$ (statistisch sind die meisten Leiterbahnen etwa 100 µm lang, es gibt aber auch längere)



Beispiel: 100nm Generation $R = \rho \cdot \frac{L}{2W^2} = 3.0 * 10^{-6}\,\Omega cm \cdot \frac{100\mu m}{2 \cdot (100nm)^2} = 150\Omega$

die Leitungskapazität:

$$C = 2 \cdot C_{lateral} + 2 \cdot C_{vertikal} = 2\varepsilon_0\varepsilon_{SiO2} \cdot \frac{L \cdot T}{d} + 2\varepsilon_0\varepsilon_{SiO2} \cdot \frac{L \cdot W}{t}$$

$$C = 2\varepsilon_0\varepsilon_{SiO2} \cdot L \cdot \left[\frac{T}{d} + \frac{W}{t}\right] \approx 2\varepsilon_0\varepsilon_{SiO2} \cdot L \cdot \left[\frac{2W}{W} + \frac{W}{W}\right] = 6\varepsilon_0\varepsilon_{SiO2} \cdot L$$


(d,t ~ W)

Beispiel: 100 nm Generation


$C = 6\varepsilon_0\varepsilon_{SiO2} \cdot L = 6 \cdot 8.85 * 10^{-14}\,F/cm \cdot 3.9 \cdot 100\mu m \approx 2 * 10^{-14}\,F$

Insgesamt: RC = 150Ω * 2*10^{-14} F = 3 psec

ε_{SiO2} = 3.9
low-k: ε < 3.9



Low-k: Anforderungen an Isolatoren



Year / Parameter	2003	2005	2008	2011	2014
Technology(nm)	120	100	70	50	35
# of Transistors	95.2M	190M	539M	1523M	4308M
Clock Frequency	1724 MHz	2000 MHz	2500 MHz	3000 MHz	3600 MHz
Chip Area (mm^2)	372	408	468	536	615
Wiring Levels	8	8-9	9	9-10	10
Pitch(L/I/G)(nm)	330/420/690	265/340/560	185/240/390	130/165/275	95/115/190
A/R (L/I/G)	1.6/2.2/2.8	1.7/2.4/2.8	1.9/2.5/2.9	2.1/2.7/3.0	2.3/2.9/3.1
Dielectric Const.	2.2-2.7	1.6-2.2	1.5	<1.5	<1.5


→ At sub-0.25um feature sizes, 90% of the total capacitance is dominated by line-to-line capacitance.

→ Increasing clock speeds and reduced sizes require new dielectrics with k values of less than 3.

Ultra Low-k durch Airgaps


Low-k Materialien: Luft, bz.w.Vakuum haben die kleinstmögliche Dielektrizitätszahl, nämlich 1.

Aber:
Freitragende Leiterbahnen, d.h. ohne Festkörperisolator
sind mechanisch nicht stabil, dort ist kein CMP möglich.




Mögliche Alternative:
Verwendung von stabilem SiO_2 (oder low-k) mit möglichst großen Freiräumen

Air-Gap Interconnect Structure



Ref: Shieh, Saraswat & McVittie. IEEE Electron Dev. Lett., January 1998



Source: Werner Pamler, Infinion